摘 要： 针对319卷积编码，提出一种Viterbi译码" title="Viterbi译码">Viterbi译码器的FPGA实现方案。该方案兼顾了资源消耗和译码效率，通过有效的时钟和存储介质复用，实现了高速并行的译码功能，并利用Verilog语言在Xilinx ISE" title="ISE">ISE 6．2中进行了建模仿真和综合实现。
关键词： Viterbi译码 路径值" title="路径值">路径值 回溯" title="回溯">回溯
基于FPGA的高速并行Viterbi译码器的设计与实现.pdf
凡《网络安全与数据治理》（原《信息技术与网络安全》）录用的文章，如作者没有关于汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权等版权的特殊声明，即视作该文章署名作者同意将该文章的汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权授予本刊，本刊有权授权本刊合作数据库、合作媒体等合作伙伴使用。同时，本刊支付的稿酬已包含上述使用的费用，特此声明。
