在FPGA环境下，设计保存实施比较复杂，需要保存的事项包括：一项设计的HDL描述、一个模块的综合网表、约束文件内的布局信息，以及在局部比特文件中的配置数据。赛灵思" title="赛灵思">赛灵思集成软件环境(ISE) 9.1i 软件以新的SmartCompile 技术为特色，其中包含两种新的方法:SmartGuide和Partitions，这两种方法可以保存像布局或布线这样的设计执行数据，并且可以减少解决问题所花费的时间。
利用SmartCompile 和赛灵思的设计工具" title="设计工具">设计工具进行设计保存.pdf
凡《网络安全与数据治理》（原《信息技术与网络安全》）录用的文章，如作者没有关于汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权等版权的特殊声明，即视作该文章署名作者同意将该文章的汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权授予本刊，本刊有权授权本刊合作数据库、合作媒体等合作伙伴使用。同时，本刊支付的稿酬已包含上述使用的费用，特此声明。