使用 ISE 设计工具优化FPGA 的功耗
通过功耗驱动的新型后端流程可降低Virtex-4、Virtex-5 和Spartan-3 设计中的功耗

 

    自从 Xilinx 推出 FPGA 二十多年来,研发工作大大提高了 FPGA 的速度和面积效率,缩小了 FPGA 与 ASIC 之间的差距,使 FPGA 成为实现数字电路" title="数字电路">数字电路的优选平台。今天,功耗日益成为 FPGA 供应商及其客户关注的问题。
    降低 FPGA 功耗是缩减封装和散热成本、提高器件可靠性以及打开移动电子设备等新兴市场之门的关键。Xilinx 在提供低功耗" title="低功耗">低功耗 FPGA 解决方案方面一马当先。本文说明如何应用计算机辅助设计" title="计算机辅助设计">计算机辅助设计 (CAD) 技术,如 Xilinx ISE 9.2i 软件中采纳的技术,来有效降低功耗" title="降低功耗">降低功耗。

 

使用 ISE 设计工具" title="设计工具">设计工具优化 FPGA 的功耗.pdf

通知公告
编辑观点
理事会
参考资料
版权声明

凡《网络安全与数据治理》(原《信息技术与网络安全》)录用的文章,如作者没有关于汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权等版权的特殊声明,即视作该文章署名作者同意将该文章的汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权授予本刊,本刊有权授权本刊合作数据库、合作媒体等合作伙伴使用。同时,本刊支付的稿酬已包含上述使用的费用,特此声明。

《网络安全与数据治理》(原《信息技术与网络安全》)编辑部