5月15日消息，据科技媒体Trendforce报道，三星电子正在积极开发面向智能手机和平板电脑等移动设备的下一代HBM（高带宽内存）封装技术，旨在为移动端AI应用提供强大的算力支撑。该技术名为"多层堆叠FOWLP"，被视为三星此前VCS（垂直铜柱堆叠）技术的重大升级，有望将移动内存带宽提升15%至30%。

随着设备端AI功能的快速普及，移动设备对内存带宽的需求持续攀升。然而，与服务器级HBM不同，移动设备在尺寸、厚度、功耗和发热量方面面临着更为严格的限制。

报告指出，传统的移动内存（LPDDR）封装仍然依赖于铜线键合技术，但该技术仅限于大约128到256个I/O端子，同时还存在信号损耗较高、散热和电源效率较低等问题，已难以满足日益增长的AI算力需求。

为突破上述瓶颈，三星此前已推出VCS技术，将DRAM芯片排列成阶梯状堆叠结构并通过铜柱连接。而此次最新公布的"多层堆叠FOWLP"技术，则在此基础上实现了关键突破。

据报告，三星已将VCS封装中使用的铜柱纵横比从3-5:1大幅提高到15-20:1，从而显著提升了带宽。然而，厚度小于10微米的超细铜柱更容易弯曲和断裂，成为技术落地的一大挑战。

对此，三星创新性地将超高纵横比铜柱设计与扇出型晶圆级封装（FOWLP）工艺相结合。FOWLP工艺可对芯片进行模压成型，并将布线向外延伸，从而为超细铜柱提供有效支撑，解决了其机械强度不足的问题。这意味着，未来搭载该技术的移动芯片将能够以更低的功耗、更小的体积，提供接近服务器级HBM的数据传输能力，为端侧AI大模型运行提供坚实的内存基础。

报道称，目前，这项技术仍处于研发阶段，量产和商业化的具体时间表尚不明确。不过，业内人士推测，该技术最早可能在Exynos 2800或Exynos 2900的后续版本中得到应用。