7 月 23 日消息，台媒《工商时报》今日报道称，JEDEC 目前正在积极推进 DDR6 内存规范的准备工作，三大 DRAM 内存原厂已完成 DDR6 原型芯片设计，新一代的 DDR 内存有望在 2026 年的平台测试与验证后在 2027 年进入大规模导入期。

与已经公布的 LPDDR6 规范类似，DDR6 的单通道位宽也将提升 50% 来到 96bit，同时子通道划分也从 DDR5 时期的 2× 32bit 细化到 4× 24bit；原生频率方面起步 8800MT/s，最高有望来到 17600MT/s。

DDR6 与 LPDDR6 的位宽同比变化，有利于笔记本电脑 SoC 等双内存规范平台简化设计。

而在模组外形规格方面，为应对 DDR6 对信号完整性、I/O 设计的更高要求，新兴的 CAMM 系预计将成为主流解决方案，取代历史悠久的传统 DIMM。