AMD第六代EPYC Venice CPU细节曝光
2nm制程,最多8个CCD、256个内核!

4.jpg

5月11日消息,据wccftech报道,AMD最新的基于Zen 6内核架构的第六代EPYC Venice CPU的更多细节被曝光,除了将采用台积电2nm制程,预计将拥有多达256个内核,缓存也将比上代的Turin提高了一倍。

更早之前的报道显示,AMD的第六代EPYC Venice CPU将有两种版本,一种是基于标准的Zen 6内核版本,另一种是更密集的Zen 6C内核版本。这些将出现在SP7和SP8插槽中,前者是高端解决方案,而后者则针对入门级服务器解决方案,该平台将同时支持16和12通道内存。另外每个CCD据称最多可包含128 MB的L3缓存(未确认是Zen 6还是Zen 6C)。

5.jpeg

最新的来自百度贴吧及X平台@Bionic_Squash 的爆料显示,基于Zen 6内核版本的Venice CPU将拥有最多8个CCD,每个CCD包含12个Zen 6内核,即最多拥有96个内核和192个线程,中间还有多个IOD,这将进一步扩展这些服务器平台上的I/O功能,TDP功耗约350-400W。

相比之下,Zen 6C内核版本的Venice CPU将扩展到256个内核和512个线程,TDP功耗将达600W。

EPYC 9006 "Venice" With Zen 6C: 256 Cores / 512 Threads / Up To 8 CCDs
EPYC 9005 "Turin" With Zen 5C: 192 Cores / 384 Threads / Up To 12 CCDs
EPYC 9006 "Venice" With Zen 5: 96 Cores / 192 Threads / Up To 8 CCDs
EPYC 9005 "Turin" With Zen 5: 96 Cores / 192 Threads / Up To 16 CCDs

根据AMD在今年4月15日公布的信息显示,其第六代EPYC Venice CPU成为业界首款基于台积电2nm(N2)制程工艺完成投片(tape out)的高性能计算(HPC)产品。这也是AMD首次拿下台积电最新制程工艺的首发,而以往则都是由苹果公司的芯片首发。根据预计,Venice CPU可能将会在明年某个时间点上市。


官方订阅.jpg

通知公告
编辑观点
理事会
参考资料
版权声明

凡《网络安全与数据治理》(原《信息技术与网络安全》)录用的文章,如作者没有关于汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权等版权的特殊声明,即视作该文章署名作者同意将该文章的汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权授予本刊,本刊有权授权本刊合作数据库、合作媒体等合作伙伴使用。同时,本刊支付的稿酬已包含上述使用的费用,特此声明。

《网络安全与数据治理》(原《信息技术与网络安全》)编辑部