0 引言
随着现代处理器技术的飞速发展，使用高速差分总线替代并行总线的应用场景越来越多。与单端信号相比，高速差分信号可以使用更高的时钟频率，使用更少的信号线，完成之前需要很多单端并行数据信号才能达到的总线带宽[1]。如何高效地利用总线带宽，通过何种配置达到最优应用，给设计者带来了挑战。
1 总线概述
PCI-Express(Peripheral Component Interconnect Express)是一种高速串行计算机扩展总线标准，简称PCIe。PCIe属于高速串行点对点双通道高带宽传输，互联设备之间独立传输，主要有主动电源管理、错误报告、端对端的可靠性传输、热插拔以及服务质量等功能。PCIe是一种分层协议，由传输层、数据链路层和物理层组成[1-3]，层级结构如图1所示[4-5]。PCIe A设备与B设备之间通过发送端与接收端进行互联。
本文详细内容请下载：http://www.chinaaet.com/resource/share/2000004282。
作者信息：
潘金龙，李德建，王于波，冯 曦，董长征，冯文楠
(北京智芯微电子科技有限公司，北京100192)
凡《网络安全与数据治理》（原《信息技术与网络安全》）录用的文章，如作者没有关于汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权等版权的特殊声明，即视作该文章署名作者同意将该文章的汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权授予本刊，本刊有权授权本刊合作数据库、合作媒体等合作伙伴使用。同时，本刊支付的稿酬已包含上述使用的费用，特此声明。