众所周知，过去的几十年，芯片产业一直遵循着摩尔定律走，那就是“集成电路上可以容纳的晶体管数目在大约每经过18个月便会增加一倍。”

而基于这个定律，芯片工艺越来越先进，从28nm到14nm、到10nm、再到7nm、5nm等等，都是为了让晶体管密度更大，实现18个月翻一倍。

但当工艺进入到5nm后，还要保持住18个月翻一倍，就越来越难了。比如从5nm到3nm就要花2年多时间，而从3nm到2nm，可能2年多时间都不够。

而从晶体管密度来看，现在18个月实现不了翻倍了。拿TSMC的工艺来看，5nm时，晶体管的密度是1．73亿个每平方毫米，但到了3nm时变为2．9亿个，没有翻倍吧。而从3nm到到2nm时，晶体管密度为4．9亿个，也没有翻倍了吧。

所以再保持摩尔定律这样的发展，明显是不太可能了，所以芯片厂商们也是另辟蹊径，用另外的办法，来推动芯片产业的发展。

从现在的情况来看，这个不断的推动工艺进步，让晶圆管密度增加的逻辑或者说规则已经变了。

一是厂商们以期用更先进的封装技术，来提升芯片的性能，不再唯工艺论。比如TSMC的3D封装，将两块裸芯片（Die）重叠在一起，同样的工艺，实现性能翻倍，后续肯定会发展到更多块Die重叠。

而苹果也推出了这样的胶水芯片，将两块M1 Max拼接在一起，做成了M1 Ultra，直接性能翻倍。

二是用小芯片技术，将不同工艺、不同类型的芯片，通过一定的标准连接在一起。在3月份的时候，英特尔、ARM等10家巨头成立了小芯片联盟，推出了UCle标准。

这个标准允许厂商们将7nm、14nm、28nm等不同工艺，以及不同类型的比如CPU、GPU、DRAM、CMOS等封装在一起，形成一个大的芯片系统，从而提升性能。

而这两种办法，对于中国芯片产业而言，都是一个利好，原因是大家不再一味的追求工艺极限了，而是放缓了脚步，在当前工艺下，采取另外的方式来提升性能。

而提升工艺，目前正是我们的最大阻力，但通过3D封装、UCle等标准，将相对成熟的工艺的芯片，封装在一起，相对而言难度就小了很多，阻力小很多。

这可以让我们在不那么先进的工艺下，也能搞出先进性能的芯片出来，这不是有利于我们的芯片产业是什么？