欧洲处理器计划 （EPI） 已成功对其基于 RISC-V 的欧洲处理器加速器 （EPAC） 进行了首次测试，并将其吹捧为向本土超级计算硬件迈出的第一步。

　　EPI于 2018 年推出，旨在降低欧洲超级计算行业对外国科技公司的依赖。其核心是采用免费和开源的 RISC-V 指令集架构，用于在欧洲境内开发和生产高性能芯片。

　　该项目的最新里程碑是交付了 143 个 EPAC 芯片样本，加速器专为高性能计算应用程序设计，并围绕免费和开源 RISC-V 指令集架构构建。

　　这个旨在证明处理器设计的 22 纳米测试芯片在 GlobalFoundries 制造，这家半导体制造商于 2009 年从 AMD 分拆出来——最新消息显示，这颗芯片已经通过了初步测试，运行了一个“Hello,World”的程序。

　　这是一个快速的转变。EPAC 设计于 3 月在 FPGA 上得到验证，该项目于 6 月宣布测试芯片的硅片流片——达到 26.97mm 2面积，具有 1400 万个可放置实例，相当于 9300 万个门，包括 991 个存储器实例。

　　虽然实现了完整 EPAC 设计功能子集的 FPGA 变体被展示为启动 Linux 操作系统，但物理测试芯片迄今为止仅用基本的裸机工作负载进行了测试——还有很多工作要做。

　　EPI 已作为欧盟欧洲高性能计算联合计划 EuroHPC 的一部分获得资金，英国不是该计划的成员。其成员名册是遍布 10 个国家的欧洲科技公司和学术机构的名人录，包括法国的 Atos、意法半导体的意大利分支机构、德国的英飞凌和弗劳恩霍夫-Gesellschaft （FhG）、宝马集团、巴塞罗那超级计算中心 （BSC）、 ETH Zürich、Instituto Superior Técnico、萨格勒布大学和希腊研究与技术基金会 （FORTH）。

　　EPAC 1.0 芯片是一项不可否认的团队努力：它包括由 SemiDynamics 设计的“微瓦”矢量处理内核、巴塞罗那超级计算中心和萨格勒布大学的专用矢量处理单元、由 Chalmers 设计的“家庭节点”，来自 FORTH 的L2缓存、来自 Fraunhofer、ITWM 和 ETH Zürich 的 Stencil 和 Tensor Accelerator （STX），以及由 CEA LIST 创建的旨在加速深度学习工作负载的精度可变处理器，所有这些都与片上网络捆绑在一起和EXTOLL创造的高速串行系统。

　　这个处理器只是 EPI 正在研发的三个技术流之一。第二个是通用处理器（GPP），它将采用加速器作为中央处理单元内核和嵌入式FPGA（eFPGA）作为旁边的节点。第三个是汽车流，在 GPP 流中开发的技术将从数据中心中取出并放入车辆中以加速自动驾驶系统 （ADS） 工作负载。

　　在寻求降低对外国技术的依赖方面，欧盟绝非孤军奋战。今年早些时候，俄罗斯公布了一项以 RISC-V 部件为中心的国家数字化计划，该计划基于国现有的自制 Elbrus 芯片之上；与此同时，中国正在努力开发高性能 RISC-V 芯片系列。印度自给自足的“Atmanirbhar Bharat”计划也扩展到处理器，RISC-V 设计范围从可扩展部件到类似 EPI 的超级计算机芯片。

　　EPI 项目已确认其正在努力验证芯片上的其他 IP 模块，其目标是在其当前的 FCBGA 封装测试芯片版本中实现 1GHz 工作频率，并进一步推进 EPAC 设计的开发和优化。它没有及时回应有关其路线图状态的查询以供发布。

　　“开源芯片是 EPI 等的绝佳推动者，”RISC-V 国际和 FOSSi 基金会的主管 Stefan Wallentowitz 告诉The Register。“利用开源组件来构建现代和未来的高性能计算平台展示了开源芯片的潜力，并有助于围绕它建立社区。我们希望看到这种努力演变成更多的合作和开放。”

　　假设该项目仍在按计划进行，第一个混合了 RISC-V 和 Arm 内核的 EPI 通用处理器将于明年亮相。