集成电路研讨会中台积电秀出自研芯片,竟采用了双芯片设计?

  六月初,在日本东京举办的超大规模集成电路研讨会中,台积电秀出了自家设计的一块芯片。在参数方面,这块芯片采用7nm工艺,尺寸为4.4x6.2mm,封装工艺为晶圆基底封装,采用了双芯片结构,其一内建4个Cortex A72核心,另一内建6MiB三缓。

  这块芯片采用了一种双芯片设计,这种技术可以通过添加额外的PHY来进行扩展,芯片不同单元间以及不同芯片之间可以形成互联。每个小芯片具有15个金属层。台积电采用了四个Arm Cortex-A72内核,针对turbo频率大于4GHz电压操作,配备了高性能单元并定制设计1级高速缓存单元,这一模块有两个L2缓存块,每个1 MiB,这些是使用它们的高电流位单元实现的,并以半速运行。此外,还有一个大型的6 MiB L3缓存,使用高密度位单元实现,并以四分之一速度运行。在1.2V的电压下,Cortex内核可以达到4GHz,实测最高达到了4.2GHz。

  台积电称,这款芯片是为高性能计算平台设计,这也解释其主频为何如此惊人。虽然目前和世界主流芯片大厂有着一定差距,但近年来台积电一步一脚印,有着厚积薄发的态势。


通知公告
编辑观点
理事会
参考资料
版权声明

凡《网络安全与数据治理》(原《信息技术与网络安全》)录用的文章,如作者没有关于汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权等版权的特殊声明,即视作该文章署名作者同意将该文章的汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权授予本刊,本刊有权授权本刊合作数据库、合作媒体等合作伙伴使用。同时,本刊支付的稿酬已包含上述使用的费用,特此声明。

《网络安全与数据治理》(原《信息技术与网络安全》)编辑部