Chips&Media成功采用 MentorCatapult High-Level Synthesis (HLS)平台实现了首个计算机视觉 IP

　　Chips&Media通过 Catapult HLS将模块设计/验证时间缩短了一半，并实现了关键的现场可编程门阵列 (FPGA) 演示系统

　　Catapult HLS方法论使探索多种架构并为深度神经网络加速器寻找最佳实现方案成为了可能。

　　Mentor?, a Siemens business今日宣布Chips&Media已成功部署 Mentor Catapult HLS平台，将使用深度神经网络 (DNN) 算法设计和验证其 c.WAVE计算机视觉 IP的实时对象检测。Chips&Media是一家面向片上系统 (SoC)设计高性能、高质量视频 IP的领先供应商，其产品广泛应用于汽车、监控和消费电子领域。

　　Chips&Media需要通过减少功能验证时间、时序收敛、自定义和最终优化来大幅提高生产力，把更多时间用于机器算法和架构的研发上，从而为客户快速提供差异化的机器学习 IP。为实现这些目标，他们弃用了传统的手工编码寄存器传输级 (RTL) 流程，转而采用 Catapult HLS平台，以使用 C语言编写算法和验证平台。与同一项目中使用 RTL流程的团队相比，HLS设计和验证团队将项目时间缩短了一半。

　　“要应对以推理为目标的设备带来的加速挑战，我们认为关键在于使用深度神经网络建立一个专注于功耗、性能和面积 (PPA)并高度优化的硬件架构，”Chips&Media首席技术官 Mickey Jeon表示。“HLS使我们能够极其高效地完成这项工作。我们的项目取得了突出的成绩，我们计划在接下来的项目中部署应用 Catapult的 HLS流程。”

　　基于 DNN的计算机视觉处理的特征，就是乘法/加法/累加的重复计算，同时通过神经网络层进行大量数据迁移。DNN是在 Caffe或 TensorFlow等框架上开发的，然后在 C模型中捕获其算法。Chips&Media将此算法 C模型改进为可综合的 C代码，并使用 Catapult HLS平台快速探索各种架构并综合到 RTL中，以找到此类设计的最佳解决方案。

　　“根据我们的观察，在市场快速变化的多个应用领域，采用 Catapult HLS是提高生产力来获得成功的唯一途径，”Mentor数字设计和实施解决方案总经理 Badru Agarwala表示。“我们一直与 Chips&Media密切合作，以确保他们平稳过渡到 HLS。该平台可以让他们专注于算法/架构设计，而不是底层实现和调试等细节，从而更快地把想法变成产品，然后推向市场。”