IBM公司的瑞士苏黎世研究所开发出了可在硅元件上生长出几乎没有晶体缺陷的化合物半导体晶体纳米线的技术。

　　纳米线的SEM图，利用TASE技术、像嫁接一样在硅纳米线上制作而成的化合物半导体单晶硅组成纳米线。硅部分用绿色表示，化合物半导体部分用红色表示。（图片：海因茨·施密德/IBM）（点击放大）

　　这可以说是一种虽然以Si/CMOS技术为基础，却无需依靠微细化就能提高半导体性能的方法。IBM将其定位于可延续摩尔定律的技术，同时也将其视为一项有望实现可在硅上形成光学电路的硅光子的技术。

　　IBM此次开发的技术名为“模板辅助选择性外延”（Template-Assisted Selective Epitaxy，TASE”，是像嫁接一样在SOI（silicon-on-insulator，绝缘体上硅片）基板上形成的硅纳米线（NW）上形成III-V族化合物半导体NW的技术。具体方法是，先在SOI晶圆上形成一种模板，然后像铸造一样，让化合物半导体流入模板，使其晶体生长。IBM已于2013年发布了采用这种TASE技术在基板上垂直形成化合物半导体NW的技术，而此次是在基板上平行形成NW。

　　化合物半导体NW的形成方法大致有以下几个步骤：（1）在（100）晶面SOI基板上形成25～50nm厚的硅层，并采用电子束光刻技术形成图案，然后再形成形状几乎与最终形成的NW相同的硅NW。

　　（2）采用原子层沉积（ALD）技术在硅NW上形成30nm厚的SiO2层。不过，NW的顶端要预先采用蚀刻等技术除去SiO2。其他SiO2层则会变成化合物半导体NW的模板。

　　（3）采用蚀刻法从（2）的开口部除去模板中的部分硅NW。剩余的硅结晶面变成（111）晶面。然后，采用有机金属化学气相沉积法（MOCVD）让化合物半导体的晶体在模板中生长。

　　（4）利用氟化氢（HF）水溶液蚀刻去除之前变成模板的SiO2。通过以上步骤，便会得到一种好像在硅NW末端嫁接了化合物半导体NW一样的元件。

　　据相关论文介绍，采用该技术在SOI晶圆上制作的化合物半导体NW具有非常高的结晶品质。比如砷化铟（InAs）NW，运用霍尔效应测量法获得的载流子迁移率在室温下高达5400cm2/Vs。论文称，“这有力地证明，制作出来的NW几乎没有晶体缺陷”。论文的第一作者、IBM苏黎世研究所研究员海因茨·施密德（Heinz Schmid）也认为，“没有缺陷是该技术有别于在硅晶圆上让化合物半导体晶体生长的其他技术的关键点”。