明导国际(Mentor Graphics)宣布Mellanox Technologies已将全新Mentor Tessent 阶层化ATPG解决方案标准化，以管理复杂度及削减其先进的积体电路(IC)设计生成测试向量所需的成本。高品质的IC测试需要大量的制造测试向量，Mellanox运用Tessent阶层化ATPG，减少生成这些测试向量所需的处理时间和系统记忆体。

　　Tessent阶层化ATPG流程采用分治法，即将整个ATPG任务分解为更小的模组，更加便于管理。每一个设计内核首先会单独生成压缩测试向量，然后再自动重定向到晶片级并合并，从而尽可能缩短测试时间。此时，将会生成用于顶层互连逻辑的压缩测试向量。此技术可使需要大量运算的DFT步骤免于成为流片过程中的瓶颈，并且加强测试流程的可预测性。

　　相比在所有模组和顶层互连逻辑在晶片级运行ATPG，阶层化ATPG方案可减少执行时间和记忆体占用。一般而言，执行时间可缩减5~10倍，而记忆体占用节省比例甚至更高。由于所有内核使用扫描通道方式的效率得到提升，阶层化ATPG通常可使测试向量数量减少2倍，测试时间也相应得以减少。