GDDR5工程师透露AMD HBM内存细节

       曾经负责AMD GDDR5开发的Joe Macri,日前向硬件网站techreport.com透露了AMD HBM内存细节,HBM内存用来取代高功耗、大面积占用的GDDR5内存。Joe Macri表示,HBM内存在设计上非常接近GPU,同时采用3D堆叠设计。任何HBM解决方案有三个基本组成部分:一个主芯片(一个GPU,CPU或SoC),一个或多个DRAM堆栈和下方被称为“interposer”的硅晶片,interposer完全是被动的,是没有活性的晶体管,因为它仅作为主逻辑芯片与DRAM堆叠之间的高速数据通道。
  虽然interposer是必不可少的,HBM真正令人感兴趣的创新是堆叠存储器。每个HBM内存堆栈包括五个芯片:四个内存芯片和一个逻辑芯片。这五个芯片通过称为穿透硅通孔(TSV)垂直彼此连接。这些内存芯片是令人难以置信的薄,只有100微米。
  这些内存芯片工作电压1.3V,工作频率500MHz,传输速率1Gbps,但是极宽的接口弥补了参数方面对GDDR5参数的劣势,每个堆栈有1024位接口宽度,每个GDDR5芯片只有32位宽度,每个堆栈并且提供128 GB/s带宽。
  目前SK海力士正在与AMD合作生产HBM。

4.jpg

5.jpg

6.jpg

通知公告
编辑观点
理事会
参考资料
版权声明

凡《网络安全与数据治理》(原《信息技术与网络安全》)录用的文章,如作者没有关于汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权等版权的特殊声明,即视作该文章署名作者同意将该文章的汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权授予本刊,本刊有权授权本刊合作数据库、合作媒体等合作伙伴使用。同时,本刊支付的稿酬已包含上述使用的费用,特此声明。

《网络安全与数据治理》(原《信息技术与网络安全》)编辑部