本设计最重要也最难以实现的部分是在智能控制演算法实现部分,因为所提出控制法则使用到的计算量较多,同时需要使用到正负数以及浮点等复杂运算，而Verilog HDL是利用二进制的观念，故当采用Verilog HDL来撰写的话，虽然可以分别利用补码及固点的方式来实现，但对于不熟悉Verilog HDL语法的人来说，将会需要花费较多的时间来撰写，同时程序在维护上也显得困难重重。然而，当采用Altera公司的Nios嵌入式核心处理器" title="核心处理器">核心处理器来设计时，除了可采用较为熟悉的C语言撰写外，也不需要考虑到数值的正负数以及浮点问题，可以直接以十进制的观念来撰写，且如果将控制法则利用Nios嵌入式核心处理器来撰写的话，会因为Nios core的编译时间" title="编译时间">编译时间较硬件快很多，所以在参数调整时，而可以节省许多时间。另外，因Nios嵌入式核心处理器也提供了浮点的定制化" title="定制化">定制化指令，所以当设计者加入定制化指令后，将可以大大地降低硬件在处理浮点运算" title="浮点运算">浮点运算所需的时间，进而提升系统的效能。

基于FPGA的智能型控制应用于感应电机" title="感应电机">感应电机设计.pdf