摘 要：本文设计了一款基于Avalon总线的8051MCU IP核。它支持MCS-51指令集，优化内部的结构，通过采用流水线技术、指令映射技术、指令预取技术、微代码技术等极大的提高了IP核的工作速度，使IP核在100MHz时钟下，能够单周期执行一条指令。本设计使用Modelsim软件完成了功能仿真和时序仿真，并在以Altera 公司的Cyclone II FPGA芯片为核心的DE2开发板上完成了硬件验证。
关键词：MCS-51、Avalon总线、流水线
基于Avalon总线的8051MCU IP核的设计-武汉大学-王安文.pdf
凡《网络安全与数据治理》（原《信息技术与网络安全》）录用的文章，如作者没有关于汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权等版权的特殊声明，即视作该文章署名作者同意将该文章的汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权授予本刊，本刊有权授权本刊合作数据库、合作媒体等合作伙伴使用。同时，本刊支付的稿酬已包含上述使用的费用，特此声明。
