电路功能与优势
　　振荡器上变频器AD9552 和LVDS/CMOS时钟扇出缓冲器 ADCLK854共同构成灵活的引脚可编程时钟分配解决方案。 AD9552 配有一个SPI端口，用于对器件进行编程。此接口支 持最高达 900 MHz的宽输出频率范围。另一方面，它也可以 通过引脚编程，从而简化许多不需要软件可编程性能的设计 应用。 在引脚可编程模式下，最多可提供 64 种标准输出频率，具体 视输入频率选择而定。因此，AD9552 可以像频率引脚可编 程VCXO一样工作。此外，AD9552 还能采用输入端的晶体谐 振器工作，以提供更大的灵活性。AD9552 的简化框图如图 1所示。

图 1. 振荡器上变频器AD9552 简化框图

　　ADCLK854 是一款时钟扇出缓冲器，其LVDS和 1.8 V CMOS输 出均可通过引脚进行编程。ADCLK854 提供最多 12 路LVDS输 出、24 路CMOS输出或二者的组合。如果需要较少的输出和/或不 同的输出逻辑选择，可以用ADI公司其它几个时钟扇出缓冲器代 替ADCLK854。ADCLK854 简化框图如图 2所示。

图 2. 时钟扇出缓冲器ADCLK854 简化框图

电路描述
　　图 3的简化电路显示AD9552 与ADCLK854 客户评估板之间 的设置。AD9552 可采用 26 MHz晶体谐振器工作。然后， AD9552 LVPECL输出驱动ADCLK854 评估板，以实现LVDS 和/或CMOS扇出功能。选择LVPECL输出是因为它具有较低 的抖动和相位噪声。 对于低抖动时钟分配，AD9552 和ADCLK854 是非常合适的 组合。两款器件均具有引脚可编程特性，因而可实现独立的 时钟发生器解决方案，无需将接口控制线连回FPGA或微控制 器。此外，两款器件的尺寸均很小。图 3给出了简化电路框 图。有关内部连接和材料清单的详细信息，请参考AD9552 评估板和ADCLK854 评估板文档。

图 3. AD9552 和ADCLK854 电路组合示意图

　　下面的程序说明如何使用板上跳线和拨动开关对 AD9552 评 估板进行手动编程，以便设置用于所选输入和输出频率的逻 辑电平。本例中，晶振频率为 26 MHz，输出频率为 625 MHz。
　　1. 确保跳线 JMP3 处于手动控制位置。
　　2. 确认连接器 P2 上的所有五个跳线均已移除。
　　3. 将 S3 拨动开关的位置设为 0111，表示在使用 26 MHz 晶振。
　　4. 将 S2 拨动开关的位置设为 0010，并将 S1 拨 动开关的位置设为 0011。
　　5. 将示波器、频谱分析仪或其它实验室设备与板 右上侧 J3 至 J6 SMA 连接器中的任一个相连。
　　6. 将评估板插入 USB 端口，以提供电源。
　　7. OUT1 SMA 连接器上应能观察到 625 MHz 的 频率。
　　8. 如果需要其它输出频率，请从 USB 端口断开。 然后改变拨动开关设置，再次连接 USB 端口。
　
　　每次设置拨动开关之后，必须移除USB电缆，使AD9552 断电， 以便对AD9552 重新编程。有关引脚编程的详细说明，请参 考AD9552 数据手册。
　
　　ADCLK854 输出也是引脚可编程的，可提供最多 12 路差分 LVDS输出或 24 路单端 1.8 V CMOS输出。跳线CTRL_A、 CTRL_B、CTRL_C和SLEEP用于配置输出。欲将输出配置为 所需设置，请参考表 1。

表 1. ADCLK854 Configuration

　　以下图 4和图 5中的绝对相位噪声和频谱图来自时钟扇出缓 冲器ADCLK854 的LVDS输出。

图 4. 625 MHz时的ADCLK854 LVDS输出相位噪声（杂散关闭）

图 5. 使用ADCLK854 评估板的ADCLK854 输出频谱（LVDS输出）