SuperH RISC engine 族CPU 是RISC （Reduced Instruction Set Computer）结构的CPU。基本指令以1 条指令1 个状态运行，实现了高性能的运算处理。并且内置乘法器，可进行与通用DSP （Digital Signal Processor：数字信号处理器）相同的乘法和乘法累加运算。
瑞萨SuperH RISC engine （以下简称SuperH）族有SH-1、SH-2、SH-3、SH-DSP、SH3-DSP、SH-4 等CPU 内核。
SH-1、SH-2、SH-3、SH-4 的各CPU 有2 进制级高位兼容的指令体系。
SH-DSP 以SH-2 CPU 为基础，是实现了与通用DSP 相同信号处理性能的32 位微控制器。SH-DSP 强化了SuperH RISC engine 中乘法和乘法累加运算的DSP 功能，可实现DSP 类的数据总线功能。SH-DSP 与SH-1、SH-2 单片机在2 进制级高位兼容（参考图1）。该编程手册记载了SH-1、SH-2、SH-DSP 的基本体系结构和指令详细内容，便于理解体系结构和指令的操
作，同时也记载了SuperH RISC engine 的特点——流水线运行。
详情请下载
凡《网络安全与数据治理》（原《信息技术与网络安全》）录用的文章，如作者没有关于汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权等版权的特殊声明，即视作该文章署名作者同意将该文章的汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权授予本刊，本刊有权授权本刊合作数据库、合作媒体等合作伙伴使用。同时，本刊支付的稿酬已包含上述使用的费用，特此声明。
