Analog Devices， Inc.(ADI)最新推出一款时钟发生器AD9551，可在多标准网络和通信基础设施系统中简化时钟设计，并减少对振荡器需求。AD9551 时钟发生器采用一个新型的、由 ADI 公司设计的简化架构，它可以生成并转换多倍精度的网络时钟频率，使之能够替换多达五个振荡器。振荡器支持前向纠错 (FEC)、延时、切换及精确频率生成功能等网络交换机、路由器及线卡中重要的功能特性。
除节省电路板空间之外，相对于分立的振荡器，AD9551 能提供更精密可靠的性能；同时有助于使不兼容标准的网络轻松实现数据共享和转换，减少了系统的开发时间及复杂度。
AD9551 时钟发生器接收一或两个参考输入信号，并产生一或两个输出信号，这些信号通过1至63可编程系数协调的关联，可将参考频率精确地转换为期望输出频率。内部包含能够进行单端或差分操作的输入接收器与输出驱动器。片上参考监控和转换电路在内部对两个参考进行同步，以防止其中一个参考 失效时在，输出端出现相位扰动。
如果任一或两个参考信号都失效，AD9551 仍可在输出端保持无相位干扰的稳定输出信号。该器件依赖一个外部 26MHz 的晶振(标称)和两个级联的小数 N 分频锁相环 (PLL) 中第一个的内置数字补偿晶振 (DCXO)，来为第二个 PLL 提供一个干净的参考信号，并在万一参考失效时保持输出频率。第二个小数 N 分频 PLL 使精准的输出频率能够通过低相位噪声调谐。AD9551 提供一个串行外围接口 (SPI) 端口，及可选管脚的预设除法器数值来提供一个频率比的分配，包括针对千兆以太网 (644.53125MHz)、10G 以太网 (625MHz)、SONET/SDH、光纤通道(657.421875MHz) 的所有标准速率以及业已成熟的前向纠错 (FEC) 比率(15/14、239/237、239/238、255/237、255/238)。
凡《网络安全与数据治理》（原《信息技术与网络安全》）录用的文章，如作者没有关于汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权等版权的特殊声明，即视作该文章署名作者同意将该文章的汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权授予本刊，本刊有权授权本刊合作数据库、合作媒体等合作伙伴使用。同时，本刊支付的稿酬已包含上述使用的费用，特此声明。