摘 要：介绍了一种高斯" title="高斯">高斯—拉普拉斯(LOG)算子在FPGA中的实现方案" title="实现方案">实现方案，并通过对一幅bmp图像的处理，论证了在FPGA中实现的LOG算子的图像增强" title="图像增强">图像增强效果。关键词：高斯—拉普拉斯（LOG） FPGA Verilog
LOG算子在FPGA中的实现.pdf
凡《网络安全与数据治理》（原《信息技术与网络安全》）录用的文章，如作者没有关于汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权等版权的特殊声明，即视作该文章署名作者同意将该文章的汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权授予本刊，本刊有权授权本刊合作数据库、合作媒体等合作伙伴使用。同时，本刊支付的稿酬已包含上述使用的费用，特此声明。
