摘 要：首先介绍了3-DES" title="3-DES">3-DES算法的加密/解密原理，在此基础上，采用流水线技术" title="流水线技术">流水线技术，设计了一种高速的3-DES加/解密IP核，并用VerilogHDL语言描述其中的各个模块。为了能更好地与其他IP核互联" title="互联">互联，为该IP核设计了输入输出控制信号" title="控制信号">控制信号，同时将其下载到FPGA中进行验证，获得了良好的性能。 关键词：3-DES IP 流水线
3-DES IP核的VerilogHDL设计.pdf
凡《网络安全与数据治理》（原《信息技术与网络安全》）录用的文章，如作者没有关于汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权等版权的特殊声明，即视作该文章署名作者同意将该文章的汇编权、翻译权、印刷权及电子版的复制权、信息网络传播权与发行权授予本刊，本刊有权授权本刊合作数据库、合作媒体等合作伙伴使用。同时，本刊支付的稿酬已包含上述使用的费用，特此声明。
